内存技术术语不完全手册(2)
ECC
ECC （Error Correcting Code）－错误更正码，纠错码。ECC是用来检验存储在DRAM中的整体数据的一种电子方式。ECC在设计上比parity更精巧，它不仅能检测出多位数据错误，同时还可以指定出错的数位并改正。通常ECC每个字节使用3个Bit来纠错，而parity只使用一个Bit。ECC另有一种解释是Error Checking
ECC内存
全称Error Checkingand Correcting。它也是在原来的数据位上外加位来实现的。如8位数据，则需1位用于Parity检验，5位用于ECC，这额外的5位是用来重建错误的数据的。当数据的位数增加一倍，Parity也增加一倍，而ECC只需增加一位，当数据为64位时所用的ECC和Parity位数相同(都为。在那些Parity只能检测到错误的地方，ECC可以纠正绝大多数错误。若工作正常时，你不会发觉你的数据出过错，只有经过内存的纠错后，计算机的操作指令才可以继续执行。当然在纠错时系统的性能有着明显降低，不过这种纠错对服务器等应用而言是十分重要的，ECC内存的价格比普通内存要昂贵许多。
EDO DRAM
EDO DRAM（Extended Data Output RAM），扩展数据输出内存。是Micron公司的专利技术。有72线和168线之分、5V电压、带宽32bit、基本速度40ns以上。传统的DRAM 和FPM DRAM在存取每一bit数据时必须输出行地址和列地址并使其稳定一段时间后，然后才能读写有效的数据，而下一个bit的地址必须等待这次读写操作完成才能输出。EDO DRAM不必等待资料的读写操作是否完成，只要规定的有效时间一到就可以准备输出下一个地址，由此缩短了存取时间，效率比FPM DRAM高20%—30%。具有较高的性/价比，因为它的存取速度比FPM DRAM快15%，而价格才高出5%。
EDORAM
扩展数据输出内存。EDORAM是通过取消两个存储周期之间的时间间隔，来提高存取速率的。通常，在一个DRAM阵列中读取一个单元时，首先充电选择一行然后再充电选择一列，这些充电线路在稳定之前会有一定的延时，制约了RAM的读写速度。EDO技术假定下一个要读写的地址和当前的地址是连续的（一般是这样），在当前的读写周期中启动下一个读写周期，从而可将RAM速度提高约30%。但是，EDORAM仅适用于总线速度小于或等于66MHz的情况，是97 年最为流行的内存。
EEPROM
EEPROM (Electrically Erasable Programmable Read-Only Memory)，电可擦可编程只读存储器--一种掉电后数据不丢失的存储芯片。 EEPROM 可以在电脑上或专用设备上擦除已有信息，重新编程。一般用在即插即用（Plug
ESDRAM
ESDRAM (Enhanced Synchronous DRAM)－增强型同步动态内存，Enhanced Memory Systems, Inc 公司开发的一种SDRAM，带有一个小型的静态存储器。在嵌入式系统中， ESDRAM代替了SRAM（静态随机存储器），其速度与SRAM相当，但成本和耗电量却比后者低得多。
FLASH内存
FLASH是一种可擦写、可编程的ROM，FLASH包含IOS及微代码。可以把它想象和PC机的硬盘功能一样，但其速度快得多。可以通过写入新版本和OS对路由器进行软件升级。FLASH中的程序，在系统掉电时不会丢失。
FPM DRAM
FPM DRAM（Fast Page Mode RAM）: 快速页面模式内存。是一种在486时期被普遍应用的内存。72线、5V电压、带宽32bit、基本速度60ns以上。它的读取周期是从 DRAM阵列中某一行的触发开始，然后移至内存地址所指位置，即包含所需要的数据。第一条信息必须被证实有效后存至系统，才能为下一个周期作好准备。这样就引入了“等待状态”，因为CPU必须傻傻的等待内存完成一个周期。随着性能/价格比更高的EDO DRAM的出现和应用，它只好退出市场。
Interleaving
Interleaving（交叉存取技术），加快内存速度的一种技术。举例来说，将存储体的奇数地址和偶数地址部分分开，这样当前字节被刷新时，可以不影响下一个字节的访问。
JEDEC
JEDEC （Joint Electron Device Engineering Council），电子元件工业联合会。JEDEC是由生产厂商们制定的国际性协议，主要为计算机内存制定。工业标准的内存通常指的是符合JEDEC标准的一组内存。
MCH
Memory Controller Hub (MCH)－内存控制中心，Intel 8xx（例如820或840）芯片组中用于控制AGP、CPU、内存（RDRAM）等组件工作的芯片。
MDRAM
MDRAM （Multibank Dynamic RAM）－多BANK动态内存，MDRAM是MoSys公司开发的一种VRAM（视频内存），它把内存划分为32KB的一个个BANK（存储库），这些 BANK可以单独访问，每个储存库之间以高于外部的数据速度相互连接。其最大特色是具有"高性能、低价位"特性，最大传输率高达666MB/S，一般用于高速显卡。
Micro BGA
Micro BGA (μBGA)－缩微型球状引脚栅格阵列封装，Tessera, Inc.公司开发的的一种BGA 芯片封装技术，主要用于高频工作的RDRAM。这种技术能把芯片尺寸做得更小，提高了散热性，使内存条的数据密度增大了。
Non-Composite
苹果电脑的内存术语，表示一种采用了新技术的内存条。该内存条上的芯片颗粒很少，但数据密度却非常高。Non-composite 内存条比 composite 内存条工作更可靠，但价格也相对高。
PC100
JEDEC 和Intel制定的一种SDRAM内存颗粒（或内存条）技术标准。其中100是指该内存能工作在前端总线（FSB）100MHz的系统中。当初，PC100规范是为配合INTEL推出BX芯片组制定的准则，其规范条款很多，但主要有以下几点： 1、TCK（CLOCK、CYCLE、TIME）内存时钟周期，在100MHZ外频工作时值为10ns; 2、TAC（ACCESS TIME FRONCLK）存取时间小于6ns； 3、PCB必须为六层板，可以滤掉杂波； 4、内存上必须有SPD，SPD一般由内存模组制造商写入，设定内存工作参数。
PC133
IBM 和Reliance电子公司制定的一种内存芯片（或内存条）技术标准，其中的133指的是该内存工作频率可达133MHz。严格地说，PC133和 PC100内存在制造工艺上没有什么太大的不同，区别只是在制造PC133内存时多了一道"筛选"工序，把内存颗粒中外频超过133 MHz的挑选出来，焊接成高档一些的内存。
Pin
Pin－针状引脚，内存金手指上的金属接触点。
PLB
PLB （Pipeline Burst Cache）－脉冲突发式缓存，PLB能使第一个脉冲到达处理器之前，四个数据一个接一个的连续传输中有顺序地读写。PLB常用于SRAM，制造计算机的一级和二级缓存。它分为同步与异步两种工作方式。
PROM
PROM （Programmable Read-Only Memory）－可编程只读存储器，也叫One-Time Programmable (OTP)ROM，是一种可以用程序操作的只读内存。最主要特征是只允许数据写入一次，如果数据烧入错误只能报废。
0
相关文章
关注我们
